Change search
CiteExportLink to record
Permanent link

Direct link
Cite
Citation style
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Other style
More styles
Language
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Other locale
More languages
Output format
  • html
  • text
  • asciidoc
  • rtf
Increasing Simulation Performance: Experimental tests of bottlenecks and scalability of LS-DYNA on Tetra Pak HPC-clusters
University West, Department of Engineering Science, Division of Mathematics, Computer and Surveying Engineering.
University West, Department of Engineering Science, Division of Mathematics, Computer and Surveying Engineering.
2019 (English)Independent thesis Basic level (professional degree), 10 credits / 15 HE creditsStudent thesis
Abstract [en]

Larger companies working with simulations and computing resources, require a lot of resources to execute their jobs. To make simulations less performance heavy, High-Performance Computing (HPC) is often used. HPC clusters implements a parallel algorithm over multiple nodes to speed up and utilize many computers, with this, large simulations that require a lot of resources will not take extensive amounts of time to finish.

Large simulations can be performance heavy and time consuming and thus cost a lot of money if extra computing resources from outsourcing are needed. Optimizing HPC clusters can reduce extra costs while also decreasing the time it takes to execute jobs.

With the cooperation of Packaging Material (PM), which is a business unit at Tetra Pak in Lund, Sweden, this thesis aims to understand Multi Parallel Processing (MPP) solvers, investigate Tetra Pak's HPC cluster to confirm that the right hardware and software is available and used as well as selecting and running representative simulation models and runtime parameters commonly used by PM, with the goal of optimizing their HPC clusters.

Results given in this thesis are based on multiple tests which show that there are improvements that can be made, in both hardware and software. According to the findings in this thesis using newer versions and updated instructions for the processors a performance increase up to 17% is achievable.

Abstract [sv]

Stora företag som jobbar med simulering och datorberäkningar, behöver mycket resurser för att köra sina jobb. High-Performance Computing är ofta implementerat för att effektivt göra stora simuleringar mindre tidskrävande. HPC kluster implementerar en parallellisering algorithm över flera noder med målet att accelerera och bättre utnyttja maskinlärandet. Med HPC kan man effektivisera datorberäkningar så att stora jobb inte tar lång tid att bli färdiga.

Stora simuleringar kan vara både prestandakrävande och tidskrävande och kan därför kosta mycket pengar och man måste använda mycket beräkningsresurser. Optimerande av HPC kluster kan reducera extra kostnader samt förminska tiden det tar att exekvera jobb.

I samarbete med Packaging Material (PM), vilket är en sektion på Tetra Pak i Lund, Sverige. Målet med denna avhandling är att förstå Multi Parallel Processing (MPP) -lösare. Undersöka Tetra Paks HPC kluster för att se om rätt hårdvara och mjukvara finns och används. Likaså att välja och köra representativa modeller med körtidsparametrar som vanligen används av PM, med målet att optimera och effektivisera HPC klustrena.

Resultaten som tas fram i denna uppsats visar på att förbättringar kan göras i hårdvaran såväl som i mjukvaran. Enligt de upptäckter resultatet visar så kan en prestandaökning på upp till 17% nås genom att använda nyare versioner och uppgraderade instruktioner till processorn.

Place, publisher, year, edition, pages
2019. , p. 22
Keywords [en]
HPC, MPI, OpenMP, SSE2, AVX2, LS-DYNA
Keywords [sv]
HPC, MPI, OpenMP, SSE2, AVX2, LS-DYNA
National Category
Electrical Engineering, Electronic Engineering, Information Engineering
Identifiers
URN: urn:nbn:se:hv:diva-13833Local ID: EXD500OAI: oai:DiVA.org:hv-13833DiVA, id: diva2:1313732
Educational program
Nätverksteknik med IT-säkerhet
Supervisors
Examiners
Available from: 2019-05-08 Created: 2019-05-06 Last updated: 2019-05-08Bibliographically approved

Open Access in DiVA

No full text in DiVA

By organisation
Division of Mathematics, Computer and Surveying Engineering
Electrical Engineering, Electronic Engineering, Information Engineering

Search outside of DiVA

GoogleGoogle Scholar

urn-nbn

Altmetric score

urn-nbn
Total: 58 hits
CiteExportLink to record
Permanent link

Direct link
Cite
Citation style
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Other style
More styles
Language
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Other locale
More languages
Output format
  • html
  • text
  • asciidoc
  • rtf